JTAG : Pin Konfigürasyonu, Çalışma, Protokol Analizörü, Zamanlama Şeması ve Uygulamaları

JTAG (Joint Test Action Group), elektronik kartlarda meydana gelen üretim sorunlarını çözmek için 1980 yılında geliştirilmiş, köklü bir IEEE 1149.1 standardıdır. baskılı devre kartı . Bu teknoloji, test erişimi azalırken her karmaşık kart için yeterli test erişimi sağlamak için kullanılır. Böylece, sınır tarama teknolojisi başlatıldı ve JTAG standardı veya JTAG spesifikasyonu kuruldu. Elektroniğin karmaşıklığı gün geçtikçe artıyor, bu nedenle JTAG spesifikasyonu karmaşık ve kompakt elektronik üniteleri test etmek için kabul edilen test formatı haline geldi. Bu makalede, bir JTAG protokol – uygulamalarla çalışma.

JTAG nedir?

IEEE 1149.1 Standart Test Erişim Portunun yanı sıra Boundary-Scan Architecture'a verilen isim JTAG (Joint Test Action Group) olarak bilinir. Bu sınır tarama mimarisi çoğunlukla bilgisayar ortamında kullanılır. işlemciler çünkü JTAG'li ilk işlemci Intel tarafından piyasaya sürüldü. Bu IEEE standardı, üretim prosedüründen sonra doğru çalışıp çalışmadığını doğrulamak için bir bilgisayarın devresinin nasıl test edildiğini basitçe tanımlar. Devre kartlarında lehim bağlantılarını kontrol etmek için testler yapılır.

Ortak Test Eylem Grubu, bir devre kartındaki herhangi bir arızayı belirlemeye yardımcı olan her IC pedi ile test cihazları için bir pin çıkışı görünümü sağlar. Bu protokol bir çipe arayüzlendiğinde, bu, bir geliştiricinin çipi ve diğer çiplerle olan bağlantılarını kontrol etmesine izin vererek çipe bir sonda ekleyebilir. Ortak Test Eylemi grubu arabirimi, geliştiriciler tarafından aygıt yazılımını bir elektronik cihazdaki kalıcı belleğe kopyalamak için de kullanılabilir.

Yapılandırma/Pin Çıkışı

Ortak Test Eylem Grubu, her bir pimin ve işlevinin aşağıda tartışıldığı 20 pim içerir.

Pin1 (VTref): Bu, hedefin 1.5 ila 5.0VDC aralığındaki ana güç kaynağına bağlanmak için kullanılan hedef referans voltaj pinidir.

Pin2 (Vsupply): Bu, hedef 1.5VDC – 5.0VDC'nin ana voltaj kaynağını bağlamak için kullanılan hedef besleme voltajıdır.

Pin3 (nTRST): Bu, TAP denetleyicisinin durum makinesini sıfırlamak için kullanılan bir test sıfırlama pimidir.

Pimler (4, 6, 8, 10, 12, 14, 16, 18 ve 20): Bunlar yaygın GND pinleridir.

Pin5 (TDI): Bu, pindeki Test Verisidir. Bu veriler hedef cihaza aktarılır. Bu pim, hedef tahtasında tanımlanmış bir koşulda yukarı çekilmelidir.

Pin7 (TMS): Bu, TAP denetleyicisinin durum makinesinin bir sonraki durumunu belirlemek için çekilen Test Modu Durum pimidir.

Pin9 (TCK): Bu, TAP denetleyicisindeki dahili durum makine işlemlerini senkronize eden bir test saat pimidir.

Pin11 (RTCK): Bu, uyarlanabilir saatli çalışmayı destekleyen cihazlarda kullanılan Giriş Dönüş TCK pinidir.

Pin13 (TDO): Bu, Test Veri Çıkışı pinidir, bu nedenle veriler hedef cihazdan Flyswatter'a taşınır.

Pin15 (nSRST): Bu, hedefin ana sıfırlama sinyaline bağlı olan Hedef Sistem Sıfırlama pimidir.

Pim 17 ve 19 (NC): Bunlar bağlı pinler değil.

JTAG Çalışması

JTAG'ın orijinal kullanımı sınır testi içindir. Burada, CPU & gibi iki IC içeren basit bir baskılı devre kartı bulunmaktadır. FPGA . Tipik bir pano, birçok IC içerebilir. Genel olarak, IC'ler, birçok bağlantıyla birlikte bağlanan birçok pim içerir. Burada, aşağıdaki şemada sadece dört bağlantı gösterilmektedir.

Yani, her kartın binlerce bağlantıya sahip olduğu birçok pano tasarlarsanız. Bunun içinde bazı kötü tahtalar var. Bu yüzden hangi kartın çalıştığını ve hangilerinin çalışmadığını kontrol etmemiz gerekiyor. Bunun için Ortak Test Eylem Grubu tasarlandı.

Bu protokol tüm çiplerin kontrol pinlerini kullanabilir ancak aşağıdaki şemada Ortak Test Eylem Grubu CPU'nun tüm çıkış pinlerini ve FPGA'nın tüm giriş pinlerini yapacaktır. Bundan sonra JTAG, CPU'nun pinlerinden bir miktar veri ileterek ve FPGA'dan pinlerin değerlerini okuyarak PCB kartının bağlantılarının iyi olduğunu belirtir.

Aslında Ortak Test Eylem Grubu, dört mantık sinyali TDI, TDO, TMS ve TCK içerir. Ve bu sinyallerin belirli bir şekilde bağlanması gerekir. İlk başta, TMS ve TCK, JTAG'ın tüm IC'lerine paralel olarak bağlanır.

Bundan sonra, bir zincir oluşturmak için hem TDI hem de TDO bağlanır. Görüldüğü gibi her JTAG uyumlu IC, JTAG için kullanılan ve 3-pin giriş ve 4. pinin çıkış olduğu 4-pin içerir. TRST gibi beşinci pin isteğe bağlıdır. Genellikle JTAG pinleri başka amaçlarla paylaşılmaz.

Ortak Test Eylem Grubunu kullanarak, tüm IC'ler, orijinal nedeni JTAG tarafından oluşturulan sınır testini kullanır. Şu anda, bu protokolün kullanımı, FPGA'ları yapılandırmak gibi farklı şeylere izin verecek şekilde genişletildi ve bundan sonra, hata ayıklama amacıyla FPGA çekirdeğinde JTAG kullanıldı.

JTAG Mimarisi

JTAG mimarisi aşağıda gösterilmiştir. Bu mimaride, cihazın çekirdek mantığı ile pinler arasındaki tüm sinyaller, BSR veya Boundary Scan Register adı verilen bir seri tarama yolu ile kesilir. Bu BSR, çeşitli sınır tarama 'hücrelerini' içerir. Genel olarak, bu sınır tarama hücreleri görünür değildir ancak cihaz pinlerinden test modu içindeki değerleri ayarlamak veya okumak için kullanılabilirler.

TAP veya Test Erişim Bağlantı Noktası olarak adlandırılan JTAG arabirimi, TCK, TMS, TDI, TDO ve TRST gibi sınır tarama işlemini desteklemek için farklı sinyaller kullanır.

• TCK veya Test Saati sinyali, bir durum makinesinin iç işlemlerini basitçe senkronize eder.
• TMS veya Test Modu Seçimi sinyali, bir sonraki duruma karar vermek için bir test saati sinyalinin artan kenarında örneklenir.
• TDI veya Test Data In sinyali, test cihazına kaydırılan verileri, aksi takdirde programlama mantığını belirtir. İç durum makinesi doğru durumda olduğunda, TCK'nin artan kenarında örneklenir.
• TDO veya Test Data Out sinyali, test cihazının kaydırılan verilerini, aksi takdirde programlama mantığını belirtir. İç durum makinesi doğru durumda olduğunda, TCK'nin azalan kenarında geçerlidir.
• TRST veya Test Sıfırlama, TAP denetleyicisinin durum makinesini sıfırlamak için kullanılan isteğe bağlı bir pimdir.

TAP Denetleyicisi

JTAG mimarisindeki test erişim noktası, bir TAP denetleyicisi, bir talimat kaydı ve test verisi kayıtlarından oluşur. Bu kontrolör, TMS ve TCK sinyallerini okumaktan sorumlu olan test durumu makinesini içerir. Burada, veri i/p pini basitçe IC çekirdeği ve fiziksel pinler arasındaki sınır hücrelerine veri yüklemek ve ayrıca veri kayıtlarından birine veya talimat kaydına veri yüklemek için kullanılır. Veri o/p pini, kayıtlardan veya sınır hücrelerinden veri okumak için kullanılır.

TAP kontrolörünün durum makinesi TMS tarafından kontrol edilir ve TCK tarafından saatlenir. Durum makinesi, talimat modu ve veri modu gibi iki farklı modu belirtmek için iki yol kullanır.

Kayıtlar

Sınır taramasında iki tür kayıt vardır. Her uyumlu cihaz, en az iki veya daha fazla veri kaydı ve bir talimat kaydı içerir.

Talimat Kaydı

Talimat kaydı, mevcut talimatı tutmak için kullanılır. Bu nedenle, verileri, elde edilen sinyallerle ne yürütüleceğine karar vermek için TAP denetleyicisi tarafından kullanılır. En sık olarak, talimat kaydı verileri, veri kayıtlarından hangisine sinyallerin iletilmesi gerektiğini açıklayacaktır.

Veri Kayıtları

Veri kayıtları BSR (Sınır Tarama Kaydı), BYPASS ve ID KODLARI kaydı olmak üzere üç tipte mevcuttur. Ayrıca, başka veri kayıtları da orada olabilir, ancak bunlar JTAG standardının bir unsuru olarak gerekli değildir.

Sınır Tarama Kaydı (BSR)

BSR, verileri cihaz G/Ç pinlerinden ve bu pinlere kaydırmak için kullanılan ana test veri kaydıdır.

KALP AMELİYATİ

Bypass, TDI – TDO'dan veri iletmek için kullanılan tek bitlik bir kayıttır. Böylece bir devre içindeki ek cihazların minimum ek yük ile test edilmesini sağlar.

KİMLİK KODLARI

Bu tür veri kaydı, cihazın revizyon numarasının yanı sıra kimlik kodunu da içerir. Böylece bu veriler, cihazın BSDL (Sınır Tarama Açıklama Dili) dosyasına bağlanmasına izin verir. Bu dosya, aygıt için Sınır Tarama yapılandırma ayrıntılarını içeriyordu.

JTAG'ın çalışması, başlangıçta, bu moddaki 'yol'daki durumlardan birinin operatörün TDI tarafından bir talimat içinde saat yapmasına izin verdiği yerde talimat modunun seçilmesidir. Bundan sonra, durum makinesi yeniden düzenlenene kadar gelişir. Çoğu talimat için bir sonraki adım, veri modunu seçmektir. Yani bu modda, veriler TDO'dan okumak için TDI aracılığıyla yüklenir. TDI & TDO için, veri yolları, saatli komuta uygun olarak düzenlenecektir. Okuma/yazma işlemi yapıldıktan sonra, durum makinesi tekrar sıfırlama durumuna geçer.

JTAG ve UART arasındaki fark

JTAG ve UART arasındaki fark aşağıdakileri içerir.

JTAG Protokol Analizörü

PGY-JTAG-EX-PD gibi JTAG Protokol Analizörü, test edilen ana bilgisayar ve tasarım arasındaki iletişimi yakalamak ve hata ayıklamak için bazı özellikler içeren bir tür Protokol Analizörüdür. Bu tip analizör, test ve tasarım mühendislerinin, JTAG trafiğini oluşturmak ve JTAG trafiğini oluşturmak için PGY-JTAG-EX-PD gibi Master veya Slave düzenleyerek spesifikasyonları için JTAG'ın belirli tasarımlarını test etmelerine izin veren lider araçtır. Ortak Test Eylem Grubu protokolü.

Özellikler

JTAG protokol analizörünün özellikleri aşağıdakileri içerir.

• 25MH'ye kadar JTAG frekansını destekler.
• Aynı anda Otobüs için JTAG trafiği ve protokol kod çözme üretir.
• JTAG Master Yeteneğine sahiptir.
• Değişken JTAG Veri hızları ve Görev döngüsü.
• Kullanıcı tanımlı TDI ve TCK Gecikmeleri.
• Ana bilgisayar USB 2.0 veya 3.0 arabirimi.
• Protokol Kod Çözme İçinde Hata Analizi
• Protokol kodu çözülmüş veri yolu zamanlama diyagramı.
• Büyük bir arabellek sağlamak için ana bilgisayara sürekli protokol verileri akışı.
• Protokol etkinlik listesi.
• Çeşitli hızlarda, çoklu veri çerçevesi oluşturmayı birleştirmek için bir alıştırma komut dosyası yazılabilir.

Zamanlama Şeması

bu JTAG zamanlama diyagramı protokol aşağıda gösterilmiştir. Aşağıdaki şemada, TDO pini, shift-IR/shift-DR kontrolör durumu haricinde yüksek empedans koşulu içinde kalır.
Shift-IR ve Shift-DR kontrolör koşullarında, TDO pini, TCK'nın Hedef üzerinden azalan kenarında güncellenir ve Ana Bilgisayar aracılığıyla TCK'nin artan kenarında örneklenir.

Hem TDI hem de TMS pinleri, Hedef üzerinden TCK'nin artan kenarında basitçe örneklenir. Azalan kenarda güncellendi, aksi takdirde Ana Bilgisayar aracılığıyla TCK.

Uygulamalar

bu JTAG uygulamaları aşağıdakileri içerir.

• Ortak Test Eylem Grubu, öykünme veya hata ayıklama işlevlerine giriş hakkı sağlamak için İşlemcilerde sıklıkla kullanılır.
• Tüm CPLD'ler ve FPGA'lar, programlama işlevlerine erişim sağlamak için bunu bir arayüz olarak kullanır.
• Fiziksel erişim olmadan PCB testi için kullanılır
• Kart düzeyinde üretim testleri için kullanılır.

Böylece, tüm bunlar hakkında JTAG'a genel bakış – pin konfigürasyonu, uygulamalarla çalışma. Endüstri standardı JTAG, tasarım doğrulamasının yanı sıra üretimden sonra PCB testi için kullanılır. İşte size bir soru, JTAG ne anlama geliyor?