Solar MPPT Uygulamaları için I / V İzleyici Devresi

İzleme yoluyla gücü optimize etmek, güneş panelinin karmaşık ve doğrusal olmayan I / V eğrisinin bağlı yük için maksimum optimum koşulları oluşturmak üzere izlendiği ve değiştirildiği solar MPPT konseptini benzersiz ve verimli kılan temel özelliktir.

Devre Konsepti

Panelin I / V eğrisini veya güç eğrisini gerçek anlamda izleyecek ve optimum noktalardan saptığında bunu otomatik olarak düzeltecek bir şey tasarlamak için çok çalışıyorum. Önerilen tasarım aynı temellere dayanıyor, ancak burada işleri basitleştirmek için sadece I (mevcut) izleme aşamasını dahil ettim. Aslında gerçekten önemli olan ve panelin gücüyle doğru orantılı olan akımdır, bu yüzden bu parametreyi kontrol altında tutmanın işi yerine getirebileceğini düşündüm.

Aşağıdaki gözlemlerle tasarımı anlamaya çalışalım:

Devre Nasıl Çalışır?

Önerilen solar MPPT I / V eğri izleyici devre şemasına bakıldığında, en sağdaki BC547, 10k direnç ve 1uF kapasitör ile birlikte doğrusal bir rampa jeneratörü oluşturur.

İki 555 IC'yi içeren merkezi aşama, değişken bir PWM kontrollü çıktı üretecini oluştururken, IC 741 aşaması, gerçek akım izleme aşaması haline gelir.

Güneş panelinden gelen voltaj BC547 kollektörüne ve toprağa bağlandığında, baz 10k / 1 uf ağının varlığı nedeniyle, emitör takipçisi 555 PWM jeneratör aşamasına yavaşça yükselen bir voltaj sağlar.

Rampa, IC2'yi etkinleştirir ve onu, mosfet sürücüsünün kapısına giden # 3 numaralı pininde karşılık gelen şekilde yükselen bir PWM çıkışı oluşturmaya zorlar.

Mosfet bu darbelere yanıt verir ve kademeli olarak iletimini arttırır ve aynı artımlı sırayla aküye akım sağlar.

Bataryadaki akım girişi artmaya başlar başlamaz, 741 IC'nin 3 numaralı pinine uygulanan akım algılama direnci Rx boyunca eşdeğer bir voltaj seviyesi çevrilir.

Yukarıdaki potansiyel aynı zamanda düşen 1N4148 diyot aracılığıyla 741'in 2 numaralı pimine de vurur, böylece pim # 2, pim # 3 ile birlikte bu potansiyeli takip eder, ancak seri diyotun varlığı nedeniyle yaklaşık 0,6V geride kalır.

Yukarıdaki koşul, opampın, diyotları 6 numaralı piminde ters eğimli tutan yüksek bir çıkışla başlamasına izin verir.

Akım rampa ile yükselmeye devam ettiği sürece, opamp pini # 3, pim # 2'den daha yüksek olmaya devam eder, böylece çıkışı daha yüksek tutar.

Bununla birlikte, I / V eğrisi henüz geçtikten sonra olabilecek bir zaman noktasında, panelden gelen akım çıkışı düşmeye başlar veya daha doğrusu Rx boyunca aniden düşer.

Bu, pin # 3 tarafından hemen algılanır, ancak 33u kapasitörün varlığı nedeniyle pin # 2, potansiyeldeki bu düşüşü algılayamaz ve takip edemez.

Yukarıdaki durum anında 3 numaralı pim voltajını pim # 2'den daha düşük olmaya zorlar, bu da IC'nin çıkışını sıfıra döndürür ve bağlı diyotu ileri doğru yönlendirir.

Rampa üreteci BC547'nin tabanı, onu KAPALI konuma getirmeye zorlayarak sıfıra sürüklenir ve tüm prosedürü orijinal durumuna geri döndürür. Süreç şimdi yeniden başlıyor.

Yukarıdaki prosedür devam eder ve akımın I / V eğrisinin verimsiz bölgesinden düşmesine veya geçmesine asla izin verilmemesini sağlar.

Bu sadece bir varsayım, uygulamaya çalıştığım bir kavram, gerçekten sonuç odaklı hale gelmeden önce çok fazla ince ayar ve hizalama gerektirebilir.

Mosfet'ten gelen çıktı, daha da yüksek verimlilik için SMPS tabanlı bir dönüştürücü ile entegre edilebilir.